Achronix Speedcore(TM)自定義塊為數(shù)據(jù)加速系統(tǒng)賦予超級(jí)動(dòng)力

　　2017年10月17日美國(guó)加州圣克拉拉——

　　· Speedcore自定義塊可大幅提升Speedcore eFPGA性能，縮小芯片面積，降低功耗

　　· 獲Achronix ACE設(shè)計(jì)工具完美支持

　　Achronix今天宣布推出為其eFPGA IP解決方案開發(fā)的Speedcore自定義塊。Achronix Speedcore eFPGAs用于為數(shù)據(jù)密集型人工智能/機(jī)器學(xué)習(xí)、5G無(wú)線、汽車ADAS、數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用加速。Speedcore自定義塊可大幅改善性能、功耗和芯片面積;而且能支持獨(dú)立FPGAs以往支持不了的功能。通過Speedcore自定義塊，客戶可在保持FPGA靈活性的同時(shí)提升ASIC效率，使數(shù)據(jù)吞吐率達(dá)到最大限度，功耗和面積減至最小限度。

　　基于CPU的傳統(tǒng)架構(gòu)無(wú)法通過擴(kuò)展?jié)M足新一波智能數(shù)據(jù)密集型應(yīng)用所需要的指數(shù)級(jí)增長(zhǎng)的計(jì)算需求。這推動(dòng)了對(duì)擁有可編程硬件加速器的新型異構(gòu)計(jì)算架構(gòu)的需求。Speedcore eFPGAs提供了性能最高、成本最低的硬件加速?，F(xiàn)在，通過Speedcore自定義塊，以往在獨(dú)立FPGA結(jié)構(gòu)中運(yùn)行緩慢和消耗大量資源的功能通過優(yōu)化實(shí)現(xiàn)了最大性能和最小面積，示例如下：

　　· 通過為矩陣乘法優(yōu)化DSP和內(nèi)存塊，一款基于CNN的YOLO目標(biāo)識(shí)別算法的面積縮小了40%多。

　　· 采用Speedcore自定義塊后，需要并行比較器陣列的大字符串搜索功能的面積縮小了90%多。

　　· 桶形移位寄存器和位操作結(jié)構(gòu)可在Speedcore自定義塊中完美實(shí)現(xiàn)，可在同樣面積中容納更大、更復(fù)雜的應(yīng)用，同時(shí)擴(kuò)展了可達(dá)到的頻率。

　　·借助于Speedcore的自定義塊，我們可以實(shí)現(xiàn)800MHz時(shí)鐘頻率的數(shù)據(jù)邏輯核心功能，從而使400Gbps的包處理得以在可編程邏輯器件上實(shí)現(xiàn)。相比而言，今天的獨(dú)立FPGAs支持不了包處理應(yīng)用這么高的吞吐率。

　　Achronix半導(dǎo)體公司營(yíng)銷副總裁Steve Mensor表示：“行業(yè)領(lǐng)導(dǎo)者們對(duì)Speedcore自定義塊及其提供的潛力感到興奮。與我們合作的企業(yè)正在構(gòu)建新一代異構(gòu)計(jì)算平臺(tái)和高帶寬通信系統(tǒng)。他們正在構(gòu)建能隨算法的演進(jìn)而改變的高性能硬件加速器。Achronix eFPGA IP，加上現(xiàn)在的Speedcore自定義塊，能讓他們擁有可編程能力和ASIC級(jí)的性能和芯片面積效率。”

　　Speedcore自定義塊定義

　　Speedcore自定義塊是Achronix及其客戶通過對(duì)加速工作負(fù)載的詳盡的架構(gòu)分析共同定義的。那些導(dǎo)致性能和/或面積瓶頸的重復(fù)功能，經(jīng)過評(píng)估后可以被選擇性硬化到Speedcore自定義塊。一個(gè)包含新的帶自定義塊的Speedcore eFPGA的新版ACE設(shè)計(jì)工具被提供給客戶用于基準(zhǔn)測(cè)試和評(píng)估。如有需要，Achronix以及客戶可重復(fù)這個(gè)定義，測(cè)試和評(píng)估的過程，從而為客戶的系統(tǒng)創(chuàng)建最優(yōu)解決方案。

　　ACE設(shè)計(jì)工具支持

　　和對(duì)內(nèi)存塊和DSP塊的支持一樣，Achronix ACE設(shè)計(jì)工具從設(shè)計(jì)驗(yàn)證到生成位流數(shù)據(jù)文件和系統(tǒng)調(diào)試都會(huì)完美支持Speedcore自定義塊。Achronix為每個(gè)Speedcore自定義塊創(chuàng)建一個(gè)用于管理所有配置規(guī)則的獨(dú)一無(wú)二的GUI。ACE包含Speedcore自定義塊的全部配置的完整時(shí)間細(xì)節(jié)，能讓ACE為設(shè)計(jì)工作完成基于時(shí)序的布局布線。客戶可使用強(qiáng)大的Floorplanner工具優(yōu)化設(shè)計(jì)，為全部塊實(shí)例分配區(qū)域或位置。ACE還包含關(guān)鍵路徑分析工具，能讓客戶分析時(shí)間?？蛻暨€能用ACE強(qiáng)大的SnapShot嵌入式邏輯分析器在Speedcore內(nèi)創(chuàng)建復(fù)雜的觸發(fā)器和顯示運(yùn)行時(shí)間信號(hào)。

　　關(guān)于Speedcore嵌入式FPGA(eFPGA)

　　Speedcore是可集成到ASIC或SoC中的嵌入式FPGA (eFPGA) IP。首先客戶詳細(xì)說明他們需要的邏輯、RAM和DSP資源，然后Achronix配置Speedcore IP，滿足客戶的個(gè)性化需求。Speedcore查找表(LUTs)、RAM塊、DSP64塊和自定義塊可靈活組合，為各種應(yīng)用創(chuàng)建最優(yōu)可編程功能。

　　關(guān)于Achronix半導(dǎo)體公司

　　Achronix是位于美國(guó)加州圣克拉拉的一家私人控股無(wú)廠半導(dǎo)體公司。公司開發(fā)自己的現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù)，作為Speedster22i FPGA和Speedcore eFPGA技術(shù)的基礎(chǔ)。全部Achronix FPGA產(chǎn)品由其ACE設(shè)計(jì)工具支持，包括對(duì)Synopsys Synplify Pro的集成支持。公司在美國(guó)、歐洲和中國(guó)設(shè)有銷售辦事處和代表處，在印度班加羅爾設(shè)有研發(fā)設(shè)計(jì)中心。了解詳情，請(qǐng)?jiān)L問：https://www.achronix.com 。

　　Achronix和Speedster是Achronix半導(dǎo)體公司的注冊(cè)商標(biāo)。Speedcore是Achronix半導(dǎo)體公司的商標(biāo)。其他所有品牌、產(chǎn)品名和標(biāo)志是屬于各自所有者的財(cái)產(chǎn)。

　　聯(lián)系方式：

　　Alok Sanghavi

　　Achronix Semiconductor Corporation

　　408-889-4142

　　alok@achronix.com

　　Susan Cain

　　Cain Communications

　　408-393-4794

　　scain@caincom.com